AVX512惹麻煩 英特爾大小核給AMD上了一課 Zen5銳龍吸取教訓(xùn)
英特爾2021年推出的12代酷睿Alder Lake處理器應(yīng)該是20多年來桌面x86最大的一次變革,首次引入了異步架構(gòu),CPU由大小核兩種組成,英特爾的官方說法是P核、E核。
P核負(fù)責(zé)高性能任務(wù),E核主要是高密度任務(wù),這點跟Arm的小核偏向省電不同,這也是Intel不愿意稱之為大小核的原因,因為E核的性能也不弱。
P+E核的引入讓英特爾獲得了性能、多核、成本及面積等多方面的優(yōu)勢,而且4個E核面積才相當(dāng)于1個P核,因此輕松堆出12核以上的產(chǎn)品,這讓AMD苦不堪言。
AMD什么時候跟進(jìn)大小核架構(gòu)還不確定,但是AMD倒是明確從Intel的教訓(xùn)中學(xué)到了一課,那就是英特爾在AVX512指令集上的做法,E核是不支持的,P核支持,但是為了兩個核心同步,英特爾最終封殺了AVX512指令集,這也引發(fā)網(wǎng)友不滿。
臺北電腦展2023期間,AMD副總裁、客戶端渠道業(yè)務(wù)總經(jīng)理David McAfee在采訪中就談到了這一點,表示設(shè)計兩種不同ISA指令集及IPC性能的性能核、效能核不一定是正確的方法,這會帶來更多的復(fù)雜性,AMD已經(jīng)研究了核心設(shè)計的不同選項,(英特爾的做法)不是AMD正在使用的方法。
他說的AMD做法指的就是Zen4與Zen4C核心的區(qū)別,后者是AMD 128核處理器Bergamo使用的小核心,基于Zen4核心改進(jìn)的,但指令集及IPC是一樣的,主要是精簡了緩存結(jié)構(gòu)以減少核心面積。
AMD認(rèn)為這種大小核的設(shè)計更好,Windows系統(tǒng)的調(diào)度優(yōu)化等都是很成熟的,不用考慮指令集及工作負(fù)載的不同。
不過AMD的大小核并沒有混搭,Bergamo上全是Zen4C核心,銳龍桌面處理器用上大小核混搭架構(gòu)至少要等Zen5了,會有Zen5及Zen5C兩種核心,AMD已經(jīng)從英特爾的教訓(xùn)中學(xué)了一課,Zen5大小核是不會出現(xiàn)指令集不同這樣的尷尬了。