臺(tái)積電7nm以下先進(jìn)制程晶圓代工報(bào)價(jià)明年將將再漲3~6%，16nm以上則保持不變。

報(bào)道稱，臺(tái)積電已將漲價(jià)計(jì)劃通知客戶。有半導(dǎo)體業(yè)者透露，NVIDIA、聯(lián)發(fā)科、AMD等大廠已愿意接受漲價(jià)。

根據(jù)臺(tái)積電最新公布的第三季財(cái)報(bào)顯示，臺(tái)積電3nm制程的營(yíng)收在總營(yíng)收當(dāng)中的占比已達(dá)6%，這主要得益于搭載A17 Pro處理器的iPhone 15 Pro系列的出貨；5nm制程占比37%，相比二季度增長(zhǎng)了7個(gè)百分點(diǎn)；7nm制程占比16%，相比二季度減少了7個(gè)百分點(diǎn)。7nm及更先進(jìn)的制程營(yíng)收的占比為59%，相比二季度減少了6個(gè)百分點(diǎn)。

由于目前臺(tái)積電3nm制程僅蘋(píng)果一家大客戶，這也導(dǎo)致臺(tái)積電3nm營(yíng)收占比增長(zhǎng)有限。不過(guò)，隨著后續(xù)高通、聯(lián)發(fā)科旗艦芯片的相繼投片，臺(tái)積電先進(jìn)制程營(yíng)收占比將有望進(jìn)一步上升。

另外，在日前的三季度法說(shuō)會(huì)上，臺(tái)積電還表示，2nm制程有望在2025年量產(chǎn)，具體將會(huì)在新竹寶山與高雄2座晶圓廠同步進(jìn)行。

據(jù)了解，臺(tái)積電的2nm制程工藝將放棄傳統(tǒng)的FinFET晶體管工藝，轉(zhuǎn)向GAA全環(huán)繞柵極晶體管架構(gòu)（臺(tái)積電的版本命名為Nanosheet），相較于N3E工藝同功耗下性能提升10-15%，同性能下功耗下降25-30%，但晶體管密度提升僅10-20%。

另外，作為2nm制程技術(shù)平臺(tái)的一部分，臺(tái)積電也在研發(fā)背面供電（backside power rail）解決方案，該設(shè)計(jì)最適于高性能計(jì)算相關(guān)應(yīng)用。

根據(jù)臺(tái)積電的規(guī)劃，目標(biāo)是在2025年下半年推出背面供電技術(shù)供客戶采用，并于2026年量產(chǎn)。

隨著臺(tái)積電持續(xù)強(qiáng)化的策略，2nm及其衍生技術(shù)將進(jìn)一步擴(kuò)大臺(tái)積電的技術(shù)領(lǐng)先優(yōu)勢(shì)。

至于價(jià)格方面，2nm制程的晶圓代工報(bào)價(jià)可能將會(huì)由3nm的2萬(wàn)美元/片，進(jìn)一步上漲至2.5萬(wàn)美元/片。