PCIe 4.0規(guī)范2017年就已經(jīng)完成了，不過直到AMD的7nm銳龍3000系列上才有消費級平臺支持，此前只有超算、企業(yè)級高速存儲、網(wǎng)絡設備等產(chǎn)品才使用了PCIe 4.0技術。雖然PCIe 4.0里普及還早，但是PCI-SIG組織早就開始制定更快的PCIe 5.0了，信號速率相比目前的16GT/s翻倍到了32GT/s，帶寬可達128GB/s，今天公布了0.9版規(guī)范，1.0版規(guī)范預計在今年Q1季度完成。

[[255995]]

PCIe推進組織PCI-SIG今天批準了PCIe 5.0的0.9版規(guī)范，這意味著離正式版規(guī)范不遠了，很快就能開始上市終端設備了。通常來說，在0.4版規(guī)范時廠商可以開始設計終端產(chǎn)品，0.9版規(guī)范時會發(fā)布產(chǎn)品。

與以往的標準規(guī)范相比，PCIe 4.0規(guī)范來的比較晚，2010年就推出PCIe 3.0規(guī)范了，與PCIe 4.0的引入時間間隔了7年，所以PCIe 4.0規(guī)范的壽命可能會很短，特別是一些供應商已經(jīng)開始設計PCIe 5.0 PHY物理層設備了。

PCI-SIG組織希望兩個標準能夠共存一段時間，PCIe 5.0主要用于吞吐量要求更高的高性能設備，比如用于AI的GPU、網(wǎng)絡設備等等，這意味著PCIe 5.0更可能出現(xiàn)在數(shù)據(jù)中心、網(wǎng)絡及HPC環(huán)境中，而臺式機等對帶寬需求沒那么強烈的設備可以使用PCIe 4.0。

對于PCIe 5.0，其信號速率從PCIe 4.0的16GT/s提升到了32GT/s，依然使用128/130編碼方式，x16帶寬從64GB/s提升到了128GB/s。

除了帶寬翻倍之外，PCIe 5.0還帶來了其他變化，改變了電氣設計以改善信號完整性，向后兼容PCIe等等。此外，PCIe 5.0還設計了新標準，減少了延遲，降低了長距離傳輸中的信號衰減。

PCI-SIG組織預計今年Q1季度完成1.0版規(guī)范制定，不過他們能制定標準，但無法控制終端設備何時推向市場，預計首批PCIe 5.0設備會在今年亮相，2020年才會有更多產(chǎn)品出現(xiàn)。