1. 背景

1.1 AI芯片設(shè)計(jì)的當(dāng)前挑戰(zhàn)與新興計(jì)算范式概覽

人工智能（AI）的飛速發(fā)展，特別是以Transformer為代表的深度學(xué)習(xí)模型的廣泛應(yīng)用，對(duì)計(jì)算硬件提出了前所未有的要求。傳統(tǒng)的馮·諾依曼架構(gòu)在處理這些大規(guī)模、高并行的AI負(fù)載時(shí)，其性能和效率日益受到“功耗墻”（power wall）和“架構(gòu)墻”（architecture wall）的根本性制約。隨著模型規(guī)模的持續(xù)膨脹，其計(jì)算復(fù)雜度和內(nèi)存需求呈爆炸式增長(zhǎng)，這迫使學(xué)術(shù)界和工業(yè)界必須跳出傳統(tǒng)思維，積極探索超越二進(jìn)制計(jì)算的新型計(jì)算范式。

一個(gè)核心的探索方向是：在保證技術(shù)可持續(xù)發(fā)展的前提下，對(duì)計(jì)算過(guò)程中嚴(yán)格的確定性約束進(jìn)行適度松弛，以期在可接受的精度損失范圍內(nèi)，換取顯著的性能與能效增益。在此背景下，一系列非傳統(tǒng)計(jì)算范式應(yīng)運(yùn)而生，其中，隨機(jī)計(jì)算（Stochastic Computing, SC）及其衍生的各類(lèi)混合計(jì)算技術(shù)，因其獨(dú)特的潛力而備受關(guān)注。這些新興范式通過(guò)在不同層面引入近似或概率特性，為設(shè)計(jì)高能效、低成本的AI芯片提供了全新的思路，其共同目標(biāo)是打破傳統(tǒng)計(jì)算模式的束縛，更高效地匹配AI算法的內(nèi)在特征。

最近一則來(lái)自中國(guó)的新聞報(bào)道引起了國(guó)際半導(dǎo)體和AI領(lǐng)域的廣泛關(guān)注。據(jù)《南華早報(bào)》、俄羅斯衛(wèi)星通訊社等多家中英文媒體報(bào)道，由北京航空航天大學(xué)（Beihang University）李洪革教授領(lǐng)導(dǎo)的團(tuán)隊(duì)，成功研發(fā)并實(shí)現(xiàn)了全球首款非二進(jìn)制AI芯片的大規(guī)模量產(chǎn)和商業(yè)應(yīng)用。這一突破的核心，是一種被命名為混合隨機(jī)數(shù)（Hybrid Stochastic Number, HSN）的創(chuàng)新計(jì)算體系。通過(guò)對(duì)于北航團(tuán)隊(duì)論文的分析和之前的一些溯源，本文將嘗試在這個(gè)領(lǐng)域做一下簡(jiǎn)單的科普性解讀。

1.2 隨機(jī)計(jì)算（SC）技術(shù)回顧

隨機(jī)計(jì)算是一種獨(dú)特的計(jì)算方法，它將數(shù)值表示為一串隨機(jī)的比特流（Stochastic Number, SN），其中比特“1”出現(xiàn)的概率直接對(duì)應(yīng)于該數(shù)值的大小。SC最主要的吸引力在于，它能夠用極其簡(jiǎn)單的邏輯電路（例如，一個(gè)邏輯與門(mén)即可實(shí)現(xiàn)乘法）來(lái)執(zhí)行復(fù)雜的算術(shù)運(yùn)算，從而帶來(lái)顯著的硬件面積和功耗節(jié)省。此外，由于信息被編碼在整個(gè)比特流的統(tǒng)計(jì)特性中，SC天然具有較強(qiáng)的容錯(cuò)能力，對(duì)個(gè)別比特的翻轉(zhuǎn)不敏感，這使其在圖像處理、數(shù)字濾波器設(shè)計(jì)等特定應(yīng)用中展現(xiàn)了早期潛力。

然而，盡管SC擁有這些誘人的特性，其固有的瓶頸也嚴(yán)重限制了其在大規(guī)模、高性能AI計(jì)算中的廣泛應(yīng)用。這些瓶頸主要包括高計(jì)算延遲（為保證精度需要極長(zhǎng)的比特流）、相對(duì)較低的精度（結(jié)果受隨機(jī)波動(dòng)影響）、信息密度低下（與二進(jìn)制表示相比效率極低），以及高昂的數(shù)據(jù)轉(zhuǎn)換開(kāi)銷(xiāo)（在二進(jìn)制與隨機(jī)系統(tǒng)間接口時(shí)耗時(shí)且引入誤差）。這些根本性的缺陷使得純粹的SC技術(shù)難以滿(mǎn)足現(xiàn)代AI應(yīng)用對(duì)高吞吐量和高精度的雙重嚴(yán)苛需求。

1.3 混合隨機(jī)數(shù)（HSN）技術(shù)的核心價(jià)值

為了克服純SC技術(shù)的上述瓶頸，同時(shí)保留其在硬件成本和容錯(cuò)性方面的優(yōu)勢(shì)，混合隨機(jī)數(shù)（Hybrid Stochastic Number, HSN）技術(shù)應(yīng)運(yùn)而生。HSN的核心思想，是巧妙地將傳統(tǒng)二進(jìn)制計(jì)算的高精度、高信息密度特性，與隨機(jī)計(jì)算的低硬件成本、高容錯(cuò)性等優(yōu)點(diǎn)進(jìn)行深度融合。其提出的根本動(dòng)機(jī)，正是在于解決SC在實(shí)際應(yīng)用中面臨的高延遲和低信息密度這兩大關(guān)鍵痛點(diǎn)，從而使其能夠更好地適配復(fù)雜的AI計(jì)算任務(wù)。

HSN并非簡(jiǎn)單地將兩種技術(shù)并列使用，而是提出了一種內(nèi)在地融合了二進(jìn)制（BN）與隨機(jī)數(shù)（SN）成分的統(tǒng)一數(shù)字表示方法。這種混合表示的關(guān)鍵優(yōu)勢(shì)在于，它能夠在很大程度上避免在BN和SN之間進(jìn)行頻繁且代價(jià)高昂的顯式轉(zhuǎn)換，從而實(shí)現(xiàn)更高的計(jì)算效率和更低的系統(tǒng)延遲。

因此，HSN的設(shè)計(jì)哲學(xué)并非試圖完全取代成熟的二進(jìn)制計(jì)算體系，而是代表了一種務(wù)實(shí)的工程演進(jìn)。它承認(rèn)純隨機(jī)計(jì)算雖在理論上潛力巨大，但其硬傷使其難以在實(shí)際AI應(yīng)用中大規(guī)模鋪開(kāi)。HSN通過(guò)一種智能的混合策略，將二進(jìn)制的精確性注入隨機(jī)計(jì)算的效率框架中，特別是通過(guò)大幅減少或優(yōu)化轉(zhuǎn)換器開(kāi)銷(xiāo)，使得隨機(jī)計(jì)算的優(yōu)點(diǎn)能夠在緩解其固有缺陷的同時(shí)得以發(fā)揮。HSN技術(shù)方案已經(jīng)開(kāi)始應(yīng)用于實(shí)際芯片制造并進(jìn)入量產(chǎn)階段，這充分證明了其作為一種實(shí)用化解決方案的巨大潛力。

2. 隨機(jī)計(jì)算（SC）基本原理

2.1 SC中的數(shù)據(jù)表示：?jiǎn)螛O性與雙極性碼流

在隨機(jī)計(jì)算中，數(shù)值并非以傳統(tǒng)的多位二進(jìn)制形式存在，而是被編碼為一串隨時(shí)間（或空間）展開(kāi)的隨機(jī)比特序列。比特流中“1”出現(xiàn)的概率直接對(duì)應(yīng)于所表示的數(shù)值。主要有兩種基本的數(shù)據(jù)表示格式：

• 單極性（Unipolar）表示：通常用于表示區(qū)間 `` 內(nèi)的數(shù)值。如果一個(gè)長(zhǎng)度為??N?? 的隨機(jī)比特流中包含??n??? 個(gè)“1”，那么它所代表的單極性數(shù)值??x?? 為??x = P(1) = n?/N??。
• 雙極性（Bipolar）表示：用于表示區(qū)間??[-1, 1]?? 內(nèi)的數(shù)值。一種常見(jiàn)的實(shí)現(xiàn)方式是使用概率??P(1)?? 來(lái)編碼數(shù)值??x??，其關(guān)系為??x = 2×P(1) - 1??。

將傳統(tǒng)的二進(jìn)制數(shù)轉(zhuǎn)換為隨機(jī)比特流（B2P轉(zhuǎn)換）通常需要一個(gè)隨機(jī)數(shù)生成器（SNG），其核心組件包括一個(gè)偽隨機(jī)數(shù)發(fā)生器（PRNG，常用LFSR）和一個(gè)比較器。在每個(gè)時(shí)鐘周期，比較器將輸入的二進(jìn)制數(shù)與PRNG生成的隨機(jī)數(shù)進(jìn)行比較，從而決定輸出比特流的當(dāng)前位是“0”還是“1”。

2.2 SC基本邏輯運(yùn)算單元及其電路實(shí)現(xiàn)

SC最引人注目的特點(diǎn)之一是其能夠用非常簡(jiǎn)單的邏輯門(mén)電路實(shí)現(xiàn)復(fù)雜的算術(shù)運(yùn)算。

• 乘法（Multiplication）：對(duì)于兩個(gè)獨(dú)立的單極性隨機(jī)數(shù)??X??? 和??X???，它們的乘積可以通過(guò)將這兩個(gè)比特流輸入一個(gè)邏輯與門(mén)（AND gate）來(lái)實(shí)現(xiàn)。對(duì)于雙極性隨機(jī)數(shù)，乘法通?？梢酝ㄟ^(guò)一個(gè)異或非門(mén)（XNOR gate）來(lái)實(shí)現(xiàn)。這種用單個(gè)邏輯門(mén)實(shí)現(xiàn)乘法的方式，相比于復(fù)雜的二進(jìn)制乘法器，極大地節(jié)省了硬件資源。
• 加法（Addition）：SC中的加法相對(duì)復(fù)雜且通常是近似的，常用的是縮放加法。對(duì)于單極性數(shù)??P??? 和??P???，它們的縮放加法??(P? + P?)/2?? 可以通過(guò)一個(gè)2選1多路選擇器（MUX）實(shí)現(xiàn)，其選擇信號(hào)是一個(gè)概率為0.5的隨機(jī)比特流。然而，這種加法會(huì)導(dǎo)致信息損失，是SC精度問(wèn)題的一個(gè)主要來(lái)源。
• 其他運(yùn)算：更復(fù)雜的函數(shù)，如激活函數(shù)（tanh、sigmoid等），可以通過(guò)組合基本邏輯門(mén)或使用小型的有限狀態(tài)機(jī)（Finite State Machine, FSM）來(lái)近似實(shí)現(xiàn)。

2.3 SC技術(shù)的固有優(yōu)勢(shì)與主要局限性分析

隨機(jī)計(jì)算技術(shù)因其獨(dú)特的計(jì)算方式，展現(xiàn)出一系列區(qū)別于傳統(tǒng)二進(jìn)制計(jì)算的優(yōu)勢(shì)和劣勢(shì)。其固有優(yōu)勢(shì)主要包括：極低的硬件成本（尤其是乘法器）、高容錯(cuò)性（對(duì)軟錯(cuò)誤不敏感），以及潛在的低功耗特性。

然而，其主要局限性也同樣突出且致命：

• 高延遲/長(zhǎng)計(jì)算時(shí)間：為達(dá)到可接受的精度，通常需要極長(zhǎng)的比特流（數(shù)百到數(shù)千位），導(dǎo)致計(jì)算延遲非常高。
• 低精度/結(jié)果不確定性：由于隨機(jī)波動(dòng)，計(jì)算結(jié)果本質(zhì)上是近似的，精度與比特流長(zhǎng)度??N?? 成正比（誤差通常與??1/√N(yùn)?? 相關(guān)）。
• 數(shù)據(jù)轉(zhuǎn)換開(kāi)銷(xiāo)：在實(shí)際系統(tǒng)中，B2P和P2B的轉(zhuǎn)換過(guò)程不僅需要額外硬件，還會(huì)引入延遲和誤差。
• 信息密度低：一個(gè)??N?? 比特的隨機(jī)流的信息承載能力遠(yuǎn)低于一個(gè)??N?? 比特的二進(jìn)制數(shù)。
• 相關(guān)性問(wèn)題：許多SC運(yùn)算的正確性依賴(lài)于輸入流的統(tǒng)計(jì)獨(dú)立性。然而，實(shí)際硬件中由PRNG生成的比特流可能存在不希望的相關(guān)性，這會(huì)破壞概率運(yùn)算的數(shù)學(xué)基礎(chǔ)，嚴(yán)重影響計(jì)算的準(zhǔn)確性。

這些局限性，特別是高延遲和低精度，是阻礙SC技術(shù)在主流高性能計(jì)算（包括大多數(shù)AI應(yīng)用）中得到廣泛應(yīng)用的核心原因。

3. 混合隨機(jī)數(shù)（HSN）技術(shù)深度解析

3.1 HSN的精確定義、數(shù)字結(jié)構(gòu)與表示方法

混合隨機(jī)數(shù)（HSN）是一種旨在融合傳統(tǒng)固定基數(shù)二進(jìn)制數(shù)（BN）與隨機(jī)數(shù)（SN）表示優(yōu)點(diǎn)的新型數(shù)字系統(tǒng)。它并非簡(jiǎn)單地將兩種表示并列使用，而是提出了一種統(tǒng)一的框架，使得數(shù)值本身就包含二進(jìn)制和隨機(jī)兩種成分。HSN的提出旨在統(tǒng)一BN、SN以及HSN自身的表示，并探討了它們之間的數(shù)學(xué)描述和轉(zhuǎn)換關(guān)系。

其核心思想是將一個(gè)數(shù)值 ??X?? 分解或表示為確定性部分（通常是二進(jìn)制）和概率性部分（隨機(jī)比特流）的某種組合。例如，一個(gè)HSN可以被定義為一個(gè)元組 ??(B, S)???，其中 ??B??? 是一個(gè)二進(jìn)制數(shù)，代表數(shù)值的主要部分或整數(shù)部分，而 ??S?? 是一個(gè)隨機(jī)比特流，代表數(shù)值的次要部分或小數(shù)部分。HSN是從BN和SN的數(shù)制中首次提出的混合表示方法，其目標(biāo)是實(shí)現(xiàn)比傳統(tǒng)SN更高的效率和更低的延遲，一個(gè)關(guān)鍵途徑就是避免BN和SN之間的顯式轉(zhuǎn)換器。

3.2 HSN中二進(jìn)制與隨機(jī)數(shù)表示的融合機(jī)制

HSN中二進(jìn)制與隨機(jī)數(shù)表示的融合機(jī)制是其核心創(chuàng)新所在。這種融合并非簡(jiǎn)單的拼接，而是要在運(yùn)算層面實(shí)現(xiàn)兩種表示的協(xié)同工作。其關(guān)鍵在于如何設(shè)計(jì)HSN的算術(shù)邏輯單元，使其能夠直接處理這種混合表示的數(shù)。

一種可能的融合機(jī)制是將一個(gè)數(shù) ??X??? 表示為 ??X = B + ε·S_val???，其中 ??B??? 是一個(gè) ??m??? 位的二進(jìn)制整數(shù)或定點(diǎn)數(shù)，??ε??? 是一個(gè)縮放因子，而 ??S_val??? 是由隨機(jī)比特流 ??S??? 所代表的概率值。當(dāng)進(jìn)行運(yùn)算時(shí)（如加法 ??X? + X????），HSN算術(shù)單元會(huì)分別處理二進(jìn)制部分（??B? + B????）和隨機(jī)部分（??ε·S_val? + ε·S_val???），并設(shè)計(jì)專(zhuān)門(mén)的邏輯來(lái)處理兩者之間的進(jìn)位和交互。這種設(shè)計(jì)使得大部分?jǐn)?shù)值的精度由穩(wěn)定且高效的二進(jìn)制邏輯來(lái)保證，而隨機(jī)邏輯則用于處理精度要求較低的部分或用于實(shí)現(xiàn)硬件成本極低的特定運(yùn)算（如乘法），從而在系統(tǒng)層面實(shí)現(xiàn)了性能與成本的最佳平衡。

3.3 HSN技術(shù)的核心優(yōu)勢(shì)：低延遲、高精度與硬件效率

通過(guò)上述的混合機(jī)制，HSN成功地將SC的優(yōu)點(diǎn)與二進(jìn)制計(jì)算的優(yōu)點(diǎn)相結(jié)合，直接解決了SC的主要痛點(diǎn)。

• 顯著降低延遲：由于數(shù)值的主要部分由二進(jìn)制并行處理，HSN不再需要像純SC那樣依賴(lài)極長(zhǎng)的比特流來(lái)表示整個(gè)數(shù)值并等待其收斂。二進(jìn)制部分可以實(shí)現(xiàn)即時(shí)計(jì)算，大大縮短了整體運(yùn)算延遲。
• 精度提升與可控性：二進(jìn)制部分的引入使得HSN能夠達(dá)到比純SC高得多的計(jì)算精度。二進(jìn)制部分可以精確表示數(shù)值的整數(shù)部分或高有效位，而隨機(jī)部分引入的誤差可以被限制在較小的范圍內(nèi)，使得HSN的精度更易于控制和預(yù)測(cè)。
• 保持硬件效率：雖然HSN的電路比純SC的極簡(jiǎn)電路略微復(fù)雜，但由于它顯著減少了對(duì)超長(zhǎng)比特流處理單元（如極長(zhǎng)的計(jì)數(shù)器、SNG）的需求，并優(yōu)化了整體計(jì)算流程，HSN仍然能夠保持較高的硬件效率。論文 提到HSN對(duì)應(yīng)“超低面積電路”，論文也強(qiáng)調(diào)了HSN在克服“功耗墻”和“架構(gòu)墻”方面的潛力。

3.4 HSN的編碼、解碼及轉(zhuǎn)換策略

HSN設(shè)計(jì)的一個(gè)核心目標(biāo)是盡可能減少或避免在計(jì)算過(guò)程中進(jìn)行顯式的、代價(jià)高昂的BN和SN之間的完整轉(zhuǎn)換。理想情況下，HSN的算術(shù)運(yùn)算應(yīng)該直接在混合域內(nèi)完成。

論文提出了一種針對(duì)HSN的重編碼方法（recoding method），這是一個(gè)重要的內(nèi)部轉(zhuǎn)換策略。該方法旨在解決HSN在運(yùn)算過(guò)程中可能出現(xiàn)的位寬累積問(wèn)題。這種重編碼技術(shù)據(jù)稱(chēng)具有高精度，并且僅需一個(gè)時(shí)鐘周期的延遲就能有效減少HSN的位寬。更重要的是，它使得在純HSN域內(nèi)構(gòu)建流水線結(jié)構(gòu)成為可能，避免了在計(jì)算中途進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換，從而保持了計(jì)算的流暢性和高效率。

這種“最小化轉(zhuǎn)換稅”的理念是HSN發(fā)揮其混合優(yōu)勢(shì)的關(guān)鍵。它不僅在于其混合的數(shù)字表示本身，更在于其配套的算術(shù)單元和數(shù)據(jù)流設(shè)計(jì)，這些設(shè)計(jì)能夠高效地處理HSN格式的數(shù)據(jù)，并盡可能地將運(yùn)算限制在混合域內(nèi)部。

表1：隨機(jī)計(jì)算（SC）與混合隨機(jī)數(shù)（HSN）關(guān)鍵特性對(duì)比

通過(guò)此表對(duì)比可見(jiàn)，HSN通過(guò)犧牲SC的部分極簡(jiǎn)性，換取了在延遲、精度和信息密度等關(guān)鍵性能指標(biāo)上的顯著提升，使其在AI芯片設(shè)計(jì)領(lǐng)域展現(xiàn)出比純SC更廣闊的應(yīng)用前景。

4. HSN技術(shù)在AI芯片設(shè)計(jì)中的核心應(yīng)用

HSN技術(shù)憑借其在延遲、精度和硬件效率方面的均衡優(yōu)勢(shì)，在AI芯片設(shè)計(jì)的多個(gè)關(guān)鍵環(huán)節(jié)展現(xiàn)出重要的應(yīng)用潛力，特別是在構(gòu)建高能效的神經(jīng)網(wǎng)絡(luò)加速器方面。

4.1 面向神經(jīng)網(wǎng)絡(luò)的HSN計(jì)算架構(gòu)

HSN的低功耗、小面積特性使其非常適合用于設(shè)計(jì)面向神經(jīng)網(wǎng)絡(luò)的計(jì)算架構(gòu)，特別是對(duì)于資源受限的邊緣AI設(shè)備而言。論文明確指出，其關(guān)于混合隨機(jī)計(jì)算的研究成果已應(yīng)用于深度神經(jīng)網(wǎng)絡(luò)（DNN）的硬件實(shí)現(xiàn)，并采用標(biāo)準(zhǔn)的40納米低功耗CMOS工藝進(jìn)行了流片。另?yè)?jù)報(bào)道，中國(guó)北京航空航天大學(xué)的李洪革教授團(tuán)隊(duì)利用HSN技術(shù)研制的新型AI芯片已經(jīng)進(jìn)入量產(chǎn)階段，并基于HSN原理采用28納米CMOS工藝制造了一款用于機(jī)器學(xué)習(xí)的高效乘法器芯片。這些實(shí)例充分證明了HSN在神經(jīng)網(wǎng)絡(luò)計(jì)算架構(gòu)中的可行性和應(yīng)用價(jià)值。

4.2 基于HSN的高能效乘累加（MAC）單元設(shè)計(jì)

乘累加（MAC）運(yùn)算是神經(jīng)網(wǎng)絡(luò)中最為核心和計(jì)算密集型的操作。HSN技術(shù)在設(shè)計(jì)高能效MAC單元方面具有巨大潛力。論文提到，HSN中的基本算術(shù)運(yùn)算可以對(duì)應(yīng)于“超低面積的電路”，這對(duì)于構(gòu)建大規(guī)模并行的MAC陣列至關(guān)重要。前述的40納米HSN DNN芯片擁有高達(dá)4544個(gè)MAC單元，這顯示了HSN架構(gòu)在支持大規(guī)模并行MAC運(yùn)算方面的能力。在基于HSN的MAC單元設(shè)計(jì)中，關(guān)鍵在于如何有效地結(jié)合二進(jìn)制和隨機(jī)兩部分的表示來(lái)執(zhí)行乘法和累加操作，以實(shí)現(xiàn)效率和精度的最佳平衡。

4.3 HSN環(huán)境下激活函數(shù)的實(shí)現(xiàn)方法與挑戰(zhàn)

激活函數(shù)在神經(jīng)網(wǎng)絡(luò)中引入非線性，是構(gòu)成深度神經(jīng)網(wǎng)絡(luò)的關(guān)鍵組件。然而，在傳統(tǒng)的隨機(jī)計(jì)算（SC）領(lǐng)域，高效且精確地實(shí)現(xiàn)非線性激活函數(shù)一直是一個(gè)顯著的挑戰(zhàn)。對(duì)于HSN而言，如何在保持其混合計(jì)算優(yōu)勢(shì)的前提下有效實(shí)現(xiàn)激活函數(shù)，同樣是一個(gè)需要重點(diǎn)關(guān)注的問(wèn)題。

論文展示了一種基于HSN的逐次逼近法來(lái)實(shí)現(xiàn)激活函數(shù)，該方法通過(guò)一個(gè)迭代過(guò)程，在HSN域內(nèi)直接生成激活函數(shù)的輸出HSN。這正是朝著正確方向進(jìn)行的有益探索。因?yàn)槿绻鸋SN在處理激活函數(shù)時(shí)，需要頻繁地將HSN完全轉(zhuǎn)換回二進(jìn)制，在二進(jìn)制域計(jì)算，然后再轉(zhuǎn)換回HSN格式，那么HSN的核心優(yōu)勢(shì)之一——即減少轉(zhuǎn)換器開(kāi)銷(xiāo)——就會(huì)在這一關(guān)鍵環(huán)節(jié)大打折扣。因此，開(kāi)發(fā)能夠在HSN域內(nèi)（或盡可能接近HSN域）高效、準(zhǔn)確地實(shí)現(xiàn)各種常用激活函數(shù)的方法，對(duì)于HSN技術(shù)在深度學(xué)習(xí)領(lǐng)域的整體競(jìng)爭(zhēng)力至關(guān)重要。

4.4 HSN技術(shù)在AI芯片實(shí)例中的性能表現(xiàn)

已有的研究和報(bào)道提供了一些關(guān)于HSN技術(shù)在實(shí)際AI芯片或計(jì)算單元中的性能數(shù)據(jù)，初步展示了其在功耗、面積和速度方面的潛力。

• 論文描述的40納米HSN DNN芯片，核心面積為0.53 mm2，在400 MHz時(shí)鐘下功耗為102.3 mW，集成了4544個(gè)MAC單元。
• 據(jù)報(bào)道，基于HSN技術(shù)的AI芯片（110納米工藝）可達(dá)到微秒（μs）級(jí)別的片上計(jì)算延遲，這對(duì)于需要快速響應(yīng)的AI應(yīng)用非常重要。
• 論文中提出的HSN重編碼方法，在應(yīng)用于多項(xiàng)式計(jì)算電路時(shí)，據(jù)稱(chēng)能夠節(jié)省超過(guò)80%的硬件資源。

表2：基于HSN及相關(guān)混合計(jì)算的AI計(jì)算單元/芯片關(guān)鍵性能指標(biāo)案例

這些案例數(shù)據(jù)雖然來(lái)自不同的設(shè)計(jì)和工藝節(jié)點(diǎn)，但共同指向一個(gè)趨勢(shì)：HSN及其相關(guān)的混合計(jì)算技術(shù)確實(shí)有潛力在AI硬件實(shí)現(xiàn)中提供有競(jìng)爭(zhēng)力的功耗、面積和性能表現(xiàn)。

5. HSN技術(shù)面臨的挑戰(zhàn)與未來(lái)

盡管HSN技術(shù)展現(xiàn)出諸多優(yōu)勢(shì)和應(yīng)用潛力，但在其發(fā)展和廣泛應(yīng)用的過(guò)程中，仍面臨一系列技術(shù)挑戰(zhàn)，這些挑戰(zhàn)也指明了未來(lái)的研究方向。

5.1 HSN設(shè)計(jì)與實(shí)現(xiàn)中的關(guān)鍵技術(shù)難題

HSN設(shè)計(jì)中的核心難題包括：精度與動(dòng)態(tài)范圍的權(quán)衡，即如何優(yōu)化二進(jìn)制與隨機(jī)部分的資源分配以滿(mǎn)足不同應(yīng)用的需求；混合信號(hào)處理與接口的復(fù)雜性，確保HSN單元內(nèi)部及與其他模塊間的高效協(xié)同；高效的HSN原生算法開(kāi)發(fā)，使算法能充分利用HSN的計(jì)算特性；以及測(cè)試與驗(yàn)證的挑戰(zhàn)，如何定義和確保一個(gè)混合了確定性與概率性邏輯的系統(tǒng)的“正確性”。此外，在復(fù)雜運(yùn)算中如何普適地管理和控制位寬累積，也是設(shè)計(jì)中需要仔細(xì)考慮的因素。

5.2 HSN技術(shù)的優(yōu)化路徑與前沿研究熱點(diǎn)

針對(duì)上述挑戰(zhàn)，HSN技術(shù)的未來(lái)發(fā)展可以從以下幾個(gè)方面展開(kāi)：HSN編碼方案的進(jìn)一步優(yōu)化，以提高信息密度和運(yùn)算效率；HSN專(zhuān)用編譯器和設(shè)計(jì)自動(dòng)化（EDA）工具的開(kāi)發(fā)，以降低設(shè)計(jì)門(mén)檻，加速產(chǎn)業(yè)化；與憶阻器等新興器件和技術(shù)的結(jié)合，以實(shí)現(xiàn)更高效、更緊湊的HSN計(jì)算單元；HSN容錯(cuò)機(jī)制的增強(qiáng)與利用，設(shè)計(jì)更全面的整體容錯(cuò)方案；以及面向特定AI應(yīng)用的HSN架構(gòu)定制，如為T(mén)ransformer模型設(shè)計(jì)專(zhuān)用的HSN加速器。

5.3 HSN在下一代AI芯片中的應(yīng)用前景展望

展望未來(lái)，HSN技術(shù)憑借其綜合優(yōu)勢(shì)，有望在下一代AI芯片中扮演重要角色。在邊緣計(jì)算與物聯(lián)網(wǎng)（IoT）AI領(lǐng)域，HSN有望實(shí)現(xiàn)高能效的端側(cè)智能處理。在高能效AI加速器領(lǐng)域，面對(duì)大型語(yǔ)言模型（LLM）等帶來(lái)的巨大計(jì)算壓力，HSN提供了一種平衡性能與成本的有吸引力的技術(shù)路徑。

特別值得關(guān)注的是，中國(guó)在HSN技術(shù)領(lǐng)域的研發(fā)和產(chǎn)業(yè)化方面取得了顯著進(jìn)展，例如利用國(guó)內(nèi)成熟的半導(dǎo)體制造工藝（如110納米）進(jìn)行HSN芯片的量產(chǎn)。在全球芯片供應(yīng)鏈面臨不確定性的背景下，依托本土成熟工藝發(fā)展HSN這類(lèi)創(chuàng)新計(jì)算架構(gòu)，是中國(guó)在AI硬件領(lǐng)域?qū)で?strong>技術(shù)自給與差異化競(jìng)爭(zhēng)的一條重要途徑。如果HSN能夠利用這些成熟工藝節(jié)點(diǎn)在特定AI負(fù)載上實(shí)現(xiàn)具有競(jìng)爭(zhēng)力的性能功耗比，那么它不僅能保障供應(yīng)鏈安全，還可能在全球AI芯片市場(chǎng)中開(kāi)辟出一條獨(dú)特的發(fā)展道路。

6. 結(jié)論

6.1 HSN技術(shù)對(duì)AI芯片設(shè)計(jì)領(lǐng)域的核心貢獻(xiàn)總結(jié)

混合隨機(jī)數(shù)（HSN）技術(shù)作為一種新興的計(jì)算范式，為AI芯片設(shè)計(jì)領(lǐng)域帶來(lái)了重要的創(chuàng)新。它通過(guò)將傳統(tǒng)二進(jìn)制計(jì)算的精確性與隨機(jī)計(jì)算的低硬件成本等優(yōu)勢(shì)相結(jié)合，有效地緩解了當(dāng)前AI芯片面臨的“功耗墻”和“面積墻”等挑戰(zhàn)。

HSN的核心貢獻(xiàn)在于，它創(chuàng)建了一種能夠內(nèi)在地、協(xié)同地利用兩種數(shù)制特性的混合運(yùn)算機(jī)制，從而顯著克服了純隨機(jī)計(jì)算（SC）在計(jì)算延遲過(guò)高和精度不足方面的主要障礙。這使得隨機(jī)計(jì)算的原理能夠被應(yīng)用于對(duì)性能要求更高的AI任務(wù)中。已有研究和原型芯片的成功流片，初步驗(yàn)證了HSN技術(shù)在實(shí)際AI硬件中的可行性和性能優(yōu)勢(shì)。

6.2 對(duì)未來(lái)研究和工程應(yīng)用的啟示

HSN技術(shù)的發(fā)展仍處于不斷演進(jìn)的階段，其未來(lái)充滿(mǎn)機(jī)遇，并為研究和工程應(yīng)用指明了若干重要方向：

• 核心機(jī)制優(yōu)化：持續(xù)深化對(duì)HSN編碼、算術(shù)邏輯和內(nèi)部轉(zhuǎn)換策略的優(yōu)化。
• 設(shè)計(jì)生態(tài)構(gòu)建：開(kāi)發(fā)支持HSN架構(gòu)的專(zhuān)用編譯器和EDA工具鏈，是其產(chǎn)業(yè)化進(jìn)程的關(guān)鍵。
• 前沿技術(shù)融合：探索HSN與憶阻器、三維集成等新興技術(shù)的結(jié)合，有望催生性能更優(yōu)越的AI芯片。
• 應(yīng)用驅(qū)動(dòng)創(chuàng)新：針對(duì)不同AI算法和場(chǎng)景，設(shè)計(jì)定制化的HSN處理器架構(gòu)，以最大化其能效優(yōu)勢(shì)。
• 理論基礎(chǔ)深化：加強(qiáng)對(duì)HSN計(jì)算過(guò)程中的精度、誤差、可靠性等基礎(chǔ)理論問(wèn)題的研究。

總而言之，混合隨機(jī)數(shù)技術(shù)為AI硬件領(lǐng)域帶來(lái)了新的視角和強(qiáng)大的工具。它不僅為解決當(dāng)前AI芯片面臨的瓶頸問(wèn)題提供了有效途徑，也為未來(lái)AI技術(shù)向更高能效、更廣泛應(yīng)用普及的演進(jìn)注入了新的活力。隨著相關(guān)研究的不斷深入和工程實(shí)踐的持續(xù)推進(jìn)，HSN有望在下一代AI芯片的版圖中占據(jù)重要一席，并對(duì)整個(gè)計(jì)算技術(shù)領(lǐng)域產(chǎn)生深遠(yuǎn)影響。

參考論文： 

《Hybrid Stochastic Number and Its Neural Network Computation》

 DOI Bookmark: 10.1109/TVLSI.2023.3332170

本文轉(zhuǎn)載自???上堵吟???，作者：一路到底的孟子敬