AMD將在明年推出Zen5架構(gòu)的銳龍8000系列、霄龍9005/8005系列，更下一代的Zen6架構(gòu)也已經(jīng)嶄露頭角，據(jù)說(shuō)可以支持到史無(wú)前例的16通道內(nèi)存。

現(xiàn)在，MLID曝光了一份AMD架構(gòu)路線圖，列出了Zen5、Zen6的不少細(xì)節(jié)，尤其是前者料很猛。

AMD Zen架構(gòu)家族采取了波動(dòng)式升級(jí)策略，一代大改、一代小改交替進(jìn)行，比如Zen5就會(huì)是一次大改，Zen6則是一次小改。

Zen5架構(gòu)代號(hào)Nirvana(涅槃)，預(yù)計(jì)會(huì)將IPC提升大約10-15％，對(duì)比Zen3 19％、Zen4 14％似乎不是很突出，但一則這是早期預(yù)估目標(biāo)，不排除未來(lái)進(jìn)一步提升，二則也要考慮頻率同步提升所帶來(lái)的性能增益。

另一點(diǎn)就是首次大范圍應(yīng)用“大小核”混合架構(gòu)，搭檔Zen5c，但應(yīng)該主要面向筆記本。

工藝方面，CCD升級(jí)為3nm，IOD升級(jí)為4nm。

尤為值得注意的是，Zen5將會(huì)首次支持原生16核心的CCD，相比這幾代的8核心翻了一番，使得桌面主流32核心成為可能。

其他方面，一級(jí)數(shù)據(jù)緩存容量從32KB增至48KB，同時(shí)8路關(guān)聯(lián)升級(jí)為12路，不過(guò)一級(jí)指令緩存仍是32KB， 二級(jí)緩存仍是每核心1MB。

分支預(yù)測(cè)繼續(xù)提升性能和精度，數(shù)據(jù)預(yù)取繼續(xù)改進(jìn)，ISA指令與安全繼續(xù)增強(qiáng)，吞吐能力也進(jìn)一步擴(kuò)大，包括8寬度的分派與重命名、6個(gè)ALU算術(shù)邏輯單元、4個(gè)載入與2個(gè)存儲(chǔ)，等等。

AMD Zen5、Zen6架構(gòu)細(xì)節(jié)首次曝光：原生32核心！直奔2nm工藝

Zen6架構(gòu)代號(hào)Morpheus(希臘神話夢(mèng)神摩耳甫斯)，制造工藝將會(huì)進(jìn)一步升級(jí)到CCD 2nm、IOD 3nm，而且CCD再次升級(jí)為原生32核心！

IPC性能預(yù)計(jì)再提升10％，同時(shí)加入面向人工智能、機(jī)器學(xué)習(xí)的FP16指令，以及新的內(nèi)存增強(qiáng)。

此外，Zen6據(jù)說(shuō)還會(huì)有新的封裝技術(shù)，可能會(huì)將CCD堆疊在IOD之上，可以達(dá)到縮小芯片面積、提升內(nèi)部通信效率，但就沒(méi)法直接堆成64核心了。

Zen6大概率會(huì)繼續(xù)沿用AM5封裝接口，畢竟AMD承諾過(guò)要支持到2026年。